

日本国特許

PATENT OFFICE
JAPANESE GOVERNMENT

筛 533207 庁

#3

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1994年 9月30日

出 願 番 号 Application Number:


平成 6年特許願第237653号

出 願 人 Applicant (s):

日本電気株式会社

1995年 8月 4日







【書類名】

特許願

【整理番号】

J-1081

【提出日】

平成 6年 9月30日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/60

【発明の名称】

半導体装置の製造方法及び半導体ウエハー

【請求項の数】

5

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

方 慶一郎

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

蹨 真一

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代表者】

金子 尚志

【代理人】

【識別番号】

100071272

【弁理士】

【氏名又は名称】

後藤 洋介

【選任した代理人】

【識別番号】

100077838

【弁理士】

【氏名又は名称】 池田 憲保

【選任した代理人】

【識別番号】

100058413

【弁理士】

【氏名又は名称】 芦田 坦

【手数料の表示】

【納付方法】 予納

【予納台帳番号】 012416

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

· 【包括委任状番号】 9001569

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法及び半導体ウエハー

【特許請求の範囲】

【請求項1】 ウエハー上で、各々が外周縁部に複数の電極パッドを備え、かつ前記複数の電極パッドを除く前記ウエハー全面がパッシベーション膜で覆われた、複数の半導体チップ領域を形成する工程と、

前記ウエハー上で、前記複数の半導体チップ領域の各々に対して、一端がそれ でれ前記複数の電極パッドに接続し、半導体チップ領域の内部に延在するように 複数の配線を形成する工程と、

前記ウエハー全面をカバーコート膜で覆う工程と、

前記カバーコート膜に格子状に複数の開口部をそれぞれ形成する工程と、

前記複数の開口部に複数のバンプをそれぞれ形成する工程と、

前記ウエハー上に形成された前記複数の半導体チップ領域をスクライブライン に沿って個々の半導体チップに分割する工程とを含む半導体装置の製造方法。

【請求項2】 前記半導体チップ領域の内部に延在される配線が前記複数の 開口部において露出されるように形成されている請求項1記載の半導体装置の製 造方法。

【請求項3】 前記バンプが前記スクライブラインを避けて形成されている 請求項1記載の半導体装置の製造方法。

【請求項4】 前記バンプは前記電極パッドを避けて形成されている請求項 1記載の半導体装置の製造方法。

【請求項5】 複数の半導体チップを収容する半導体ウエハーにおいて、各 半導体チップ間のスクライブラインを除くウエハー全面に格子状のバンプ電極を 形成したことを特徴とする半導体ウエハー。

【発明の詳細な説明】

[0001]

【産業上の利用分野】

本発明は、半導体装置の製造方法に関し、特に高密度実装に適した半導体装置

の製造方法に関する。

[0002]

【従来の技術】

半導体パッケージは、小型軽量化、高速化、高機能化という電子機器の要求に 対応する為に、新しい形態が次々に開発されている。半導体チップ(以下、単に チップとも呼ぶ)の高集積化による多ピン化と、装置の小型・薄型化の要求は厳 しくなり、その両立にはファインピッチ化が避けられない。よって、狭ピッチ化 が可能なインナーリード接続とピッチを拡大できるエリアアレイ接続は必要不可 欠な技術になることは間違いないと思われる。

[0003]

現在、チップとリードとの電気的接続、いわゆるインナーリード接続(ILB)には主にワイヤボンディング(wire bonding)方式が用いられている。ここで、ワイヤボンディング方式とは、チップ上のボンディングパッドとパッケージのリードとの接続間を $20\sim30~\mu$ m径の細線により結線することをいう。ワイヤボンディング方式には熱圧着法(thermo compression bonding)と超音波ボンディング法(ultrasonic bonding)およびこれら両者の特徴を取り入れた超音波熱圧着法がある。

[0004]

しかしながら、多ピン化に伴い、パッドピッチが狭くなり、接続が困難になってきた為、ワイヤボンディング方式の代わりにワイヤレスボンディング(wirele ss bonding)方式が注目されている。ワイヤレスボンディング方式とは、チップ上の全電極パッド(以下、単にパッドとも呼ぶ)と特定のバンブ(bump)や金属リードによりパッケージ上の端子に一度にボンディングする方法であり、ギャングボンディング(gang bonding)とも呼ばれる。ワイヤレスボンディング方式には、TAB(tape automated bonding)方式やフリップチップ(flip chip)方式がある。

[0005]

TAB方式では、絶縁フィルム上にエッチングして作った金属箔のインナーリンドをチップの電極パッド上に形成されたバンプとボンディングする。この為、

薄型・小型実装化に対してもメリットがある。TAB方式はテープキャリア方式とも呼ばれる。一方、フリップチップ方式は、チップの能動素子面に半田バンプを形成し、チップを裏返して基板に直接接続する方式である。その為、多ピン・狭ピッチ化に対応でき、接続配線長が極めて短い為、高速化や低ノイズ化にも有利である。

[0006]

とにかく、TAB方式やフリップチップ方式のいずれの方式にしても、チップとフィルム(パッケージ)との電気的に接続に、それらの間に設けれたのバンプを使用している。このような方式は、例えば、特開平5-129366号公報や特開平6-77293号公報に開示されている。

[0007]

また、本願出願人は、ワイヤレスボンディング方式の一種ではあるが、半導体チップとキャリアフィルムとを電気的に接続する新方式を提案している(平成6年5月25日出願、特願平6-110857号、発明の名称「フレキシブルフィルム及びこれを有する半導体装置」。この新方式では、チップとキャリアフィルムとの電気的接続にバンプを使用せず、バンプをキャリアフィルムのチップが搭載されない側の面に形成している。

[0008]

以下、図3を参照して、上記特願平6-110857号に開示された、半導体ベアチップとキャリアフィルムとを組立工程で電気的に接続して、フィルムキャリア半導体装置を製造する従来の製造方法について説明する。

[0009]

まず、図3(A)に示すように、フィルムキャリア半導体装置を構成するのに必要な部材は、半導体ベアチップ10とキャリアフィルム20と接着フィルム30である。

[0010]

キャリアフィルム20は、ポリイミド系有機絶縁フィルム21を有する。この 絶縁フィルム21の一主面には、半導体ベアチップ10への接続部を有する配線 層22が形成されている。また、絶縁フィルム21には、スルーホールが開孔し ており、このスルーホールの一端は配線層22の接続部とは異なる部分に接し、 他端は絶縁フィルム21の裏面に到達している。スルーホールは導電極23で埋 められている。絶縁フィルム21の配線層22の接続部に対応する部分に開孔部 が設けられ、この開孔部に充填物24が挿入されている。尚、キャリアフィルム 20の詳細な構造及びその製造方法については、上記特願平6-110857号 を参照されたい。

[0011]

接着フィルム30チップサイズより小さく切断されており、その厚さは数十μm程度である。

[0012]

半導体ベアチップ10は、図4に示すように、周知のウエハー製造技術によりウエハー40上に形成された多数のチップ領域をスクライブライン13に沿ってダイシング(dicing)により個々のチップに分割したものである。一般に、このダイシングはダイシングソー(dicing saw)方式によって行われる。図示の半導体ベアチップ10では、電極パッド11がチップ外周縁部に設置されているが、活性領域に配置されていても良い。電極パッド11を形成する金属としては一般的にアルミニウム系合金が使用される。また、半導体ベアチップ10の表面に形成されているパッシベーション膜12としては、ポリイミド、窒化ケイ素膜、酸化ケイ素膜等が使用される。

[0013]

図3 (B) に移って、上記切断済み接着フィルム30を半導体ベアチップ10 上に精度良く位置決めしてセッティングする。尚、接着フィルム30として熱可 塑性樹脂を用いる場合、接着フィルム30が溶融する温度まで半導体ベアチップ 10側から接着フィルム30を加熱することで仮に固定できる。この時、ボイド がトラップされないように、接着フィルム30を設置、加熱する必要がある。

[0014]

図3 (C) に移って、TAB方式による接続で用いられるシングルポイントボンダーを流用し、キャリアフィルム20と接着フィルム30が仮固定された半導体ベアチップ10とを位置合わせした後、インナーリード接続する。この接合は

、半導体ベアチップ10の電極パッド11を構成するアルミニウムとキャリアフィルム20の配線層22を構成する銅の合金化によって強固なものとなる。

[0015]

次に、図3(D)に移って、キャリアフィルム20と半導体ベアチップ10とをそれらの間に接着フィルム30を挟んで貼り合わせる為に、キャリアフィルム20側或いは半導体ベアチップ10側から加熱、加圧を数秒間行う。そのことによって、キャリアフィルム30と半導体ベアチップ10とは接着する。

[0016]

ところで、キャリアフィルム20と半導体ベアチップ10との接着は、図3(B)~(D)に示した方法に限定されない。例えば、接着フィルム30はキャリアフィルム20側にセッティングしても構わない。また、キャリアフィルム20と半導体ベアチップ10とをそれらの間に接着フィルム30を挟んで位置精度よく貼り合わせた後に、インナーリード接続しても良い。また、予めウエハー状態で接着層をチップ表面に形成しておいても構わない。

[0017]

次に、図3(E)では、選別用パッド25を利用して通常のテープキャリヤパッケージ(TCP)と同様の方法で、電気選別・BTを実施する。キャリアフィルム20の外形や寸法等、EIAJに準拠するよう設計することで、ソケット、ボール等の選別治具は共有化することができる。

[0018]

図3 (F) に移って、チップ裏面にレーザー捺印で品名表示後、金型を用い外 形切断する。切りしろを考慮に入れ、通常、片端100μm程度づつやや大きめ に切断するが、ダイシングソーやレーザー等により高精度に切断することも可能 である。

[0019]

最後に、図4 (G) に移って、キャリアフィルム20の基板対応面に同一ピッチで格子状に配置された外部接続用パッドに半田バンプ26を形成する。この半田バンプ26の形成方法は、例えば、特開昭49-52973号公報に開示された方法を使用できる。すなわち、半田から成るワイヤをワイヤボンディング法を

使用してボールを形成し、ボールをパッド上に接合後、ボールのみを残してワイヤを切断する。以上のような工程を経て、フィルムキャリア半導体装置が完成する。

[0020]

ところで、半導体装置にも種々の種類があるが、その中でもメモリや液晶ドライバは大量生産に向いている。このような品種に適用していくことを考えた場合、上述したような、半導体ベアチップ10とキャリアフィルム20とを組立工程で電気的に接続する製法では、半導体装置を大量に生産することは困難である。そのため、半導体装置の大量生産には、ウエハー上で処理するバッチ式が有効と考えられる。

[0021]

このようなウエハー40上でバンプを形成するバッチ式が知られている。この方法はIBMによって開発された技術で、C4技術と呼ばれており、A1電極パッド(チップ電極)にバリヤメタルを形成し、半田バンプを蒸着して形成する方法である。

[0022]

【発明が解決しようとする課題】

しかしながら、ウエハー上にバンプを形成するとしても、半導体チップ10の電極パッド11はチップ周辺縁部に配置されるので、ウエハー上のバンプも必然的にチップの電極パッドにそろえて各パッド上に形成されることになる。一方、チップの電極パッドをチップ全面に配置することも考えられるが、そのためにはパッドを全面に配置できるような多層電極構造を採用しなければならない。この構造は製造が困難であるとともに、表面の平坦性にも大きな影響を及ぼし、得策ではない。さらに、チップサイズのシュリンク化、多ピン化を両立させようとすると、電極パッドの狭ピッチ化が進んでくるので、半田バンプを電極パッドに対応した位置に形成したり実装することは実際上困難になってきており、かつこれを多層構造で解決しようとしても上述のとおり製造困難におちいるのは明白である。

[0023]

一方、上述した半導体ベアチップ10とキャリアフィルム20とをチップ分割 後の組立工程で電気的に接続する製法では、半導体ベアチップ10とキャリアフィルム20との間の接合部に信頼性の点で問題がある。また、半導体ベアチップ 10とキャリアフィルム20との界面の密着にも問題が起こる虞があった。

[0024]

したがって本発明の目的は、電極パッドとは異なる位置にバンプを有する半導体装置を大量に製造できる方法を提供することにある。

[0025]

本発明の他の目的は、耐T/C性が良好な半導体装置を製造する方法を提供することにある。

[0026]

本発明の更に他の目的は、耐湿性が良好な半導体装置を製造する方法を提供することにある。

[0027]

【課題を解決するための手段】

本発明によれば、ウエハー上で、各々が外周縁部に複数の電極パッドを備え、かつ複数の電極パッドを除くウエハー全面がパッシベーション膜で覆われた、複数の半導体チップ領域を形成する工程と、ウエハー上で、複数の半導体チップ領域の各々に対して、一端がそれぞれ複数の電極パッドに接続し、半導体チップ領域の内部に延在するように複数の配線を形成する工程と、ウエハー全面をカバーコート膜で覆う工程と、カバーコート膜に格子状に複数の開口部をそれぞれ形成する工程と、複数の開口部に複数のバンプをそれぞれ形成する工程と、ウエハー上に形成された複数の半導体チップ領域をスクライブラインに沿って個々の半導体チップに分割する工程とを含む半導体装置の製造方法が得られる。

[0028]

上記半導体装置の製造方法において、半導体チップ領域の内部に延在される配線が複数の開口部において露出されるように形成されていることが好ましい。また、バンプがスクライブラインを避けて形成されていることが望ましい。さらに、バンプは電極パッドを避けて形成されていることが好ましい。

[0029]

また、本発明によれば、複数の半導体チップを収容する半導体ウエハーにおいて、各半導体チップ間のスクライブラインを除くウエハー全面に格子状のバンプ 電極を形成したことを特徴とする半導体ウエハーが得られる。

[0030]

【実施例】

以下、本発明について図面を参照して説明する。

[0031]

図1に本発明の一実施例による半導体装置の製造方法を示す。まず、図1 (A) に示すように、周知のウエハー製造工程によって、ウエハー40上に複数の半導体チップ領域を形成する。複数の半導体チップ領域の各々は外周縁部に複数の電極パッド11を備えている。

[0032]

次に、図1 (B) に移って、ウエハー40上をスピンコートでパッシベーション膜12で覆う。このパッシベーション膜12の厚さは20μm以下である。次に、周知の露光、エッチングにより、複数の電極パッド11を開口する。これにより、複数の電極パッド11を除くウエハー40全面がパッシベーション膜12で覆われる。これは、図4に示したウエハー40であり、前述したように、従来においては、このウエハー40に形成された複数の半導体チップ領域をスクライブライン13に沿ってダイシングにより個々の半導体ベアチップに分割している。本発明では、この状態ではまだダイシングを行わない。

[0033]

図1 (C) に移って、ウエハー40上で、複数の半導体チップ領域の各々に対して、一端がそれぞれ複数の電極パッド11に接続し、半導体チップ領域の内部に延在するように複数のA1配線14を形成する。このA1配線14の形成は、マスクを利用し、スパッタなどの薄膜形成技術により行う。A1配線14の厚さは1μm以下である。

[0034]

図1 (D) に移って、A1配線14上にNiメッキ15を施す。Niメッキ1

5の代わりに、半田のバリヤメタルになり得る金属、例えば、Cuメッキを使用してもよい。このNiメッキ15の厚さは、半田接続部の信頼性を確保し、かつチップと実装基板との熱膨脹差によって発生する熱応力を吸収する為に、最低でも5μm程度の厚みが必要である。本例では、Niメッキ15の厚さを10μm程度としている。

[0035]

図1(E)に移って、ウエハー40全面をカバーコート膜16で覆う。このカバーコート膜16としては、例えばポリイミドが使用され、その厚さは20μm以下である。引き続いて、カバーコート膜16に、後述する半田バンプを形成する箇所に格子状に複数の開口部17を形成する。この開口部17の形成はエッチングやレーザ加工により行う。この開口部17でNiメッキ15の表面が露出する。この露出したNiメッキ15の表面にAuメッキ処理を施す。これは、後述する半田バンプ形成時の不良率を抑えるためである。

[0036]

図1 (F) に移って、複数の開口部17にぞれぞれ複数の半田バンプ18を形成する。半田バンプ(バンプ電極)18の高さは100μm程度である。この半田バンプ18は、例えば以下のような方法で形成できる。先ず、半田リボンをダイスとポンチの組み合わせで打ち抜くことによって半田片を形成する。次に、半田片をフラックス等の粘着物で開口部17に固着する。最後に、熱処理及びフラックス洗浄することで半田バンプ18を形成する。

[0037]

図2にこの状態のウエハー40を示す。図2に示されるように、各半導体チップ間のスクライブライン13を除くウエハー40全面に格子状のバンプ電極18が形成されている。半導体チップ領域の内部に延在されるA1配線14が複数の開口部17を通るように配設されている。バンプ電極18はスクライブライン13を避けて形成されている。さらに、バンプ電極18は電極パッド11を避けて形成されている。

[0038]

最後に、図1 (G) に移って、ウエハー40上に形成された複数の半導体チッ

プ領域をスクライブライン13に沿ってダイシングにより個々の半導体チップ10に分割する。

[0039]

図4に示す従来のウエハーでは電極パッド11のピッチが0.1mm程度である。これに対して、図2に示すウエハーではバンプ電極18のピッチを0.5mm程度にまで広げることができる。したがって、図1(F)の半田バンプ18を形成する際、バンプ電極同士のショート不良を激減できる。また、実装基板上に実装する場合の実装歩留まりも向上する。更に、標準化もし易いという利点がある。また、半田バンプ18とNiメッキ15との結合強度も高い。

[0040]

以上、本発明を実施例によって説明したが、本発明は上記実施例に限定せず、本発明の趣旨を逸脱しない範囲内で種々の変形・変更をしても良いのは勿論である。例えば、バンプとして半田バンプの代わりにAuバンプを使用しても良い。この場合には、Niメッキ15を施す工程やAuメッキ処理を省くことができる

[0041]

【発明の効果】

以上説明したように、本発明によれば、ウエハー上で各半導体チップ領域に外 周縁部に形成されている電極パッドを内側に引き回し、格子状にバンプ電極を再 配列したので、大量に半導体装置を生産することができる。また、従来のチップ 製造工程の延長であるので、新規投資が不要である。さらに、従来のような半導 体ベアチップとキャリアフィルムとの接合部での信頼性上の不安がなく、耐工/ C性が良好である。また、各界面の密着性が高いので、耐湿性も良好である。

【図面の簡単な説明】

【図1】

本発明の一実施例による半導体装置の製造方法を示す断面図である。

【図2】

本発明に係る半導体ウエハーを示す図で、(a)は平面図、(b)は(a)の 丸で囲んだ部分の拡大図、(c)は(b)のB-B′線で切った断面図である。

【図3】


従来の半導体装置の製造方法を示す断面図である。

【図4】


従来の半導体ウエハーを示す図で、(a)は平面図、(b)は(a)の丸で囲んだ部分の拡大図、(c)は(b)のA-A'線で切った断面図である。


【符号の説明】

- 10 半導体チップ
- 11 電極パッド
- 12 パッシベーション膜
- 13 スクライブライン
- 14 A1配線
- 15 Niメッキ
 - 16 カバーコート膜
- 17 開口部
- 18 半田バンプ (バンプ電極)
- 40 ウエハー




【図2】







【図3】



【図4】





【書類名】 要約書

【要約】

【目的】 各接合部の信頼性が高く、各界面の密着性が高い半導体装置を大量に 生産する。

【構成】 ウエハー40上で、各々が外周縁部に複数の電極パッド11を備え、かつ複数の電極パッドを除くウエハー全面がパッシベーション膜12で覆われた、複数の半導体チップ領域を形成する。ウエハー上で、複数の半導体チップ領域の各々に対して、一端がそれぞれ複数の電極パッドに接続し、半導体チップ領域の内部に延在するように複数の配線14を形成する。ウエハー全面をカバーコート膜16で覆う。カバーコート膜に格子状に複数の開口部17を形成する。開口部にバンプ18を形成する。ウエハー上に形成された複数の半導体チップ領域をスクライブライン13に沿って個々の半導体チップに分割する。

【選択図】 図1

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】

000004237

【住所又は居所】

東京都港区芝五丁目7番1号

【氏名又は名称】

日本電気株式会社

【代理人】

申請人

【識別番号】

100071272

【住所又は居所】

東京都港区西新橋1-4-10 第3森ビル 後藤

池田特許事務所

【氏名又は名称】

後藤 洋介

【選任した代理人】

【識別番号】

100077838

【住所又は居所】

東京都港区西新橋1-4-10 第3森ビル 後藤

池田特許事務所

【氏名又は名称】

池田 憲保

【選任した代理人】

【識別番号】

100058413

【住所又は居所】

東京都港区西新橋1-4-10 第三森ビル 後藤

池田特許事務所

【氏名又は名称】

芦田 坦

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社